3レグインバータを用いた走行中非接触給電システムの

パルス幅と位相の調整による漏れ電流抑制

高木 優作^{*},永井 栄寿,藤田 稔之,藤本 博志(東京大学) 柳 達也(ローム株式会社)

Suppression of Leakage Current in DWPT Systems Using 3-legged Inverters by Pulse Width and Phase Adjustment Yusaku Takagi^{*}, Sakahisa Nagai, Toshiyuki Fujita, Hiroshi Fujimoto (The University of Tokyo)

Tatsuya Yanagi (ROHM Co., Ltd.)

EV dynamic charging systems using 3-legged inverters have been proposed to reduce the implementation costs of wireless power transfer systems. A novel switching method is proposed to suppress undesirable leakage current in stand-by inductors in such systems through pulse width and phase adjustment of gate signals of stand-by legs. Leakage current and EMF suppression of the proposed method were verified in experiments. The loss increase was calculated by simulation.

キーワード:走行中非接触給電, 3 レグインバータ, 漏れ電流, 待機レグ, 漏えい磁界 (Dynamic Wireless Power Transfer, 3-legged Inverter, Leakage Current, stand-by leg, EMF)

1. 序論

電気自動車 (EV:Electric Vehicle) 普及促進に向けて航続距離の短さを克服するため,走行中無線給電 (DWPT: Dynamic Wireless Power Transfer) が研究されている。課題の一つに送電側インフラの導入コストがあり,インバータのコストは高い割合を占める⁽¹⁾。コスト削減のため n レグインバータが提案されている^{(2),(3)}。2 つの送電コイルに対してフルブリッジを用いた場合と 3 レグインバータを用いた場合の回路図を図1 に示す。3 レグの方が MOSFET の個数を削減できていることが確認できる。

3 レグインバータの回路図を図 2 に示す。3 レグインバータ の課題に,送電コイル L_1 に給電時に、待機コイル L_2 に流れる 漏れ電流がある⁽⁴⁾。これは漏えい磁界 (EMF:Electromagnetic Field)の原因となり,ICNIRP のガイドライン以下まで抑える 必要がある⁽⁵⁾。

図 2 において給電に関与するレグ (レグ 1(Q1, Q2) およびレ グ 2(Q3, Q4)) を駆動レグ、関与しないレグ (レグ 3(Q5, Q6)) を非駆動レグと定義する。図 3 に 3 レグインバータのゲート



(a) フルブリッジインバータ (b) 3 レグインバータ



信号の一例を示す。 T_{ON} , T_{dt} はそれぞれ駆動レグのゲート信 号のオン時間とデッドタイム, T_{W3} , T_{S3} はそれぞれ非駆動レ グのゲート信号のパルス幅とパルスのシフト量である。非駆 動レグのゲート信号パルスの特徴量として duty 比 $d_3 = \frac{T_{W3}}{T_{ON}}$ と シフト量 $s_3 = \frac{T_{S3}}{T_{dt}}$ を定義する。このとき,非駆動レグのゲー ト信号を常時オフ ($d_3 = 0$) にする場合と隣接する駆動レグ (レグ 2(Q3,Q4)) と同一の信号を入力する場合 ($d_3 = 1, s_3 = 0$) は漏れ電流抑制効果が不十分であることが先行研究で示され ている⁽⁴⁾。これらを従来法 1 と従来法 2 と呼ぶ。従来法 2 は ZVS(Zero Voltage Switching) を行わなければ漏れ電流はほぼ流 れないが, ZVS は高周波の DWPT に必須の技術であり^{(6)~(9)} 本稿では ZVS を行なっていることを前提とする。

本稿では、非駆動レグの動作によって漏れ電流抑制効果を改善することを目的に、非駆動レグのゲート信号パルスの duty 比とシフト量への漏れ電流の依存性について解析, シミュレーション, および実験で検証する。本稿の構成は以下の通りで



図 2 3 レグインバータを用いた送電システムの回路モデル Fig. 2. Circuit model of DWPT System Using 3-legged inverter



Fig. 3. Gate signal of 3-legged inverter

ある。第二章では3レグインバータで漏れ電流を解析的に求 めるための回路モデルを導出する。第三章では漏れ電流の振 幅の解析、シミュレーション、実験結果を示す。第四章では EMF と損失のシミュレーションと実験結果を示す。第五章で 結論を述べる。

2. 3 レグインバータの回路モデル

まず図 2 の変数について説明する。Vm(m=1,2,3) はそれぞ れレグ1(Q1,Q2), レグ2(Q3,Q4), レグ3(Q5,Q6)の中点の電位 である。送電電圧 V₁ = V₁ - V₂ と漏れ電圧 V_{leak} = V₂ - V₃ はこ れらのレグの中点電位の電位差と理解できる。R_i,L_i,C_i(i=1,2,r) はそれぞれ送電負荷,待機負荷,受電負荷の抵抗,自己インダ クタンス、共振キャパシタンスであり、それぞれのインピー ダンスを $Z_i = R_i + j(\omega L_i - \frac{1}{\omega C_i})(i=1,2,r)$ と置く。Mは送電コイ ルと受電コイルの相互インダクタンスである。I, Ieak, I, は それぞれ送電負荷,待機負荷,受電負荷を流れる電流を示す。 V_r は整流器前の電圧である。V_{DC}, V_{Batt} はそれぞれ送電側, 受 電側の DC 電圧である。

本章では図2に示す3レグインバータの数式モデルを導出 し、回路パラメータ、デバイスパラメータ、そして非駆動レグ のゲート信号の duty 比 d₃ とシフト量 s₃ から漏れ電流の振幅 を求める。はじめに I, の振幅と位相を求め、MOSFET の非線 形な要素を近似する。次に図4に示すフローチャートに従い 漏れ電流を求めていく。漏れ電流の導出には V2 と V3 の関数 が必要だが、これらは漏れ電流の振幅と位相に依存する。そ のため、はじめに漏れ電流に関するある条件を仮定して、そ の条件における V₂ と V₃の関数を用いて漏れ電流を求め,最 後に求めた漏れ電流が仮定した条件を満たすか確認すること によって仮定した条件が正しかったか判定するという方法を 取る。図4に示す通り、このプロセスを正しい条件を得られ るまで繰り返す。条件については〈2・3・1〉で詳しく説明する。

〈2・1〉 送電電流の導出 WPT 回路のバンドパス特性に より、 $I_t \geq I_{leak}$ の基本波成分以外は無視できると仮定する。



図4 解析のフローチャート Fig. 4. Flowchart of Analysis

つまりそれぞれの電流は以下の式で表されるとする。

$$I_{\rm t} = A_{\rm t} \cos\left(\omega t - \phi_{\rm t}\right) \tag{1}$$

$$I_{\text{leak}} = A_{\text{leak}} \cos\left(\omega t - \phi_{\text{leak}}\right) \tag{2}$$

ただし、 A_i 、 ϕ_i (i=t,leak) はそれぞれ送電電流、漏れ電流の 振幅, 位相であり, ωは基本周波数の角周波数である。この 時、インバータと整流器に関する非線形な要素を無視すれば、 It は以下の式を用いて解析的に求めることができる。

$$\begin{bmatrix} V_t \\ V_r \end{bmatrix} = \begin{bmatrix} Z_1 & -j\omega M \\ j\omega M & -Z_r \end{bmatrix} \begin{bmatrix} I_t \\ I_r \end{bmatrix}$$
(3a)

$$V_{\rm r} = R_{\rm Lac} I_{\rm r} \tag{3b}$$

ただし、R_{La}には等価的な抵抗負荷である。

 V_t の位相を0とし、 V_r の位相を ϕ_r と置く。式(3)を R_{Lac} に ついて解くと,

$$R_{\text{Lac}} = \frac{(Z_1 Z_r + (\omega M)^2) |V_r| e^{j\phi_r}}{j\omega M V_t - Z_1 |V_r| e^{j\phi_r}}$$
(4)

 $R_{\rm Lac}$ >0のため,

$$\arg\left(R_{\rm Lac}\right) = 0\tag{5}$$

を満たす ϕ_r を求める。 $Z_1|V_r| < \omega MV_t$ の時,式(5)は一つだけ 解を持つ。式 (3) を It について解くと,

$$I_{\rm t} = \frac{-Z_{\rm r}V_{\rm t} + j\omega M |V_{\rm r}|e^{j\phi_{\rm r}}}{Z_{\rm l}Z_{\rm r} + (\omega M)^2} \tag{6}$$

であり、 ϕ_r を代入して I_t を得る。

ただし、導出した It の位相は Vt の位相を0とした時の位相 だが,計算に用いる式(1)の位相 ϕ_t は $\phi_t = 0$ の時 I_t のゼロク ロスと Q1 のゲート信号の立ち上がり開始時刻が重なるよう に定義するため、補正が必要である。また、導出の際デッド タイムを無視しているため、その影響も加味する必要がある。 本研究では駆動レグは全て ZVS するように回路パラメータ が設定されていると仮定する。よって、 ϕ_t は MOSFET ターン オン時のドレインソース電圧 V_{ds} が0であるように設定され ている。つまり、 ϕ_t は以下の式を満たすものを用いる。

$$\frac{1}{2C_{\rm o(tr)}} \int_{-DT}^{0} I_{\rm t}(A_{\rm t},\phi_{\rm t}) \ dt = V_{\rm DC}$$
(7)

ただし,次節で示す通り, MOSFET の出力容量は *C*_{o(tr)} で 近似する。

〈2・2〉 MOSFET の近似 解析的に導出するため, MOS-FET に関して以下の 4 つの近似を置く。

(i) ハードスイッチング中は $V_{gs} = V_{plateau}$ で一定で,帰 還容量はエネルギー平均 $C_{r(er)}$ で近似

(ii) 出力容量は時間平均 Co(tr) で近似

(iii) ボディダイオード導通時の電圧降下 V_f は電流に関わらず一定

(iv) ターンオン遅延とターンオフ遅延は無視

ただし, V_{gs} はゲートソース電圧, $V_{plateau}$ はプラトー電圧である。近似 (i) と (ii) について詳しく説明する。

〈2・2・1〉 ハードスイッチングの電圧変化 ハードスイッ チングの電圧変化時の V_{gs} はほぼ一定になることが知られて いる。この時の電圧を $V_{plateau}$ と呼び,これが一定であると近 似する。ゲートに流れ込む電流を I_g と置くと,ゲートドライ バーの ON 電圧 V_{ON} とゲート抵抗 R_{gd} を用いて

$$I_{\rm g} = \frac{V_{\rm ON} - V_{\rm plateau}}{R_{\rm gd}} \tag{8}$$

と表せ、これは一定である。よって、ドレインソース電圧 V_{ds} は時間 t の関数として

$$V_{\rm ds} = V_{\rm ds}(0) - \frac{I_{\rm g}}{C_{\rm r(er)}}t$$
(9)

と求まる。つまり,ハードスイッチング時の電圧変化を直線 として近似できる。

〈2・2・2〉 ハーフブリッジの出力容量 ハーフブリッジ全体の出力容量を求めるため、ハーフブリッジの出力電荷量 Q_{all} と中点の電位 V_m に関して $Q_{all}(V_m)$ を求める。ここで、 Q_{all} は 電位 V_m が 0 V から増加した時の下アームの充電量と上アームの放電量の絶対値の和と定義する。MOSFET 単体の出力電荷量をドレインソース電圧 V_{ds} に関して $Q_{oss}(V_{ds})$ と置くと、 Q_{all} は

 $Q_{all} = Q_{oss}(V_m) + (Q_{oss}(V_{DC}) - Q_{oss}(V_{DC} - V_m))$ (10) と表せる。式を変形すると以下の式が求まる。

$$Q_{\text{all}} - Q_{\text{oss}} \left(V_{\text{DC}} \right) = Q_{\text{oss}} \left(\frac{V_{\text{DC}}}{2} + \left(V_{\text{m}} - \frac{V_{\text{DC}}}{2} \right) \right) - Q_{\text{oss}} \left(\frac{V_{\text{DC}}}{2} - \left(V_{\text{m}} - \frac{V_{\text{DC}}}{2} \right) \right)$$
(11)

$$Q_{\rm all}' = Q_{\rm oss} \left(\frac{V_{\rm DC}}{2} + V_{\rm m}' \right) - Q_{\rm oss} \left(\frac{V_{\rm DC}}{2} - V_{\rm m}' \right)$$
 (12)

ただし, $(V_{\rm m}', Q_{\rm all}') = \left(V_{\rm m} - \frac{V_{\rm DC}}{2}, Q_{\rm all} - Q_{\rm oss}(V_{\rm DC})\right)$ である。式 (12) より,

$$Q_{\rm all}'(V_{\rm m}') = -Q_{\rm all}'(-V_{\rm m}')$$
(13)

が成り立つ。よって、 $Q_{all}'(V_m')$ は原点に関して点対象、つま り $Q_{all}(V_m)$ は点 $\left(\frac{V_{DC}}{2}, Q_{oss}(V_{DC})\right)$ に関して点対称である。

式 (10) より, $Q_{all}(V_m)$ は点 (0,0), 点 $\left(\frac{V_{DC}}{2}, Q_{oss}(V_{DC})\right)$, 点 $(V_{DC}, 2Q_{oss}(V_{DC}))$ を通るため, MOSFET 単体の出力容量の等 価キャパシタンスとして時間平均 $C_{o(tr)}(V_{DC}) = \frac{Q_{oss}(V_{DC})}{V_{DC}}$ を採用 すると,

$$Q_{\rm all}(V_{\rm DC}) = 2Q_{\rm oss}(V_{\rm DC}) \tag{14}$$

$$= (2C_{o(tr)}(V_{DC})) V_{DC}$$
(15)

が成り立つ。これは時間平均の式である。また、 $V_{\rm m} \geq 0$ から $V_{\rm DC}$ まで増加させるのに必要なエネルギー量を $Q_{\rm all}(V_{\rm m})$ を用 いた場合と $C_{\rm o(tr)}(V_{\rm DC})$ を用いて近似した場合で比較すると、

$$\int_{0}^{V_{\rm DC}} \left(\mathcal{Q}_{\rm all}(V_{\rm m}) - 2C_{\rm o(tr)}(V_{\rm DC})V_{\rm m} \right) dV_{\rm m}$$

$$= \int_{-\frac{V_{\rm DC}}{2}}^{\frac{V_{\rm DC}}{2}} \left(\mathcal{Q}_{\rm all}(V_{\rm m}') - 2\frac{\mathcal{Q}_{\rm oss}(V_{\rm DC})}{V_{\rm DC}} \left(V_{\rm m}' + \frac{V_{\rm DC}}{2} \right) \right) dV_{\rm m}'$$

$$= \int_{-\frac{V_{\rm DC}}{2}}^{\frac{V_{\rm DC}}{2}} \left(\mathcal{Q}_{\rm all}'(V_{\rm m}') - 2\frac{\mathcal{Q}_{\rm oss}(V_{\rm DC})}{V_{\rm DC}}V_{\rm m}' \right) dV_{\rm m}' = 0 \quad (16)$$

と求まる。これは $2C_{o(tr)}(V_{DC})$ がエネルギー平均であることと 等価である。ただし、 $(V_{m'}, Q_{all}') = \left(V_m - \frac{V_{DC}}{2}, Q_{all} - Q_{oss}(V_{DC})\right)$ と式 (13) を用いた。以上より、 $0 \le V_m \le V_{DC}$ の範囲において、 MOSFET の出力容量の等価キャパシタンスを $C_{o(tr)}(V_{DC})$ と置 くと、ハーフブリッジ全体としては時間平均とエネルギー平 均の両方の性質を満たすことが確認できた。

〈2·3〉 漏れ電流の導出 図4に示すフローチャートに従 い *A*_{leak} を導出する。

 V_2 と V_3 の時間の関数を求めることができれば、フーリエ級 数展開により基本周波数成分 V_{2fund} と V_{3fund} を求めることで、

$$I_{\text{leak}} = \frac{V_{2\text{fund}} - V_{3\text{fund}}}{Z_2} \tag{17}$$

より I_{leak} を求めることができる。

〈2・3・1〉 $V_2 \geq V_3$ の時間関数 漏れ電流の振幅と位相に よって V_2 の時間関数は 3 通り, V_3 の時間関数は 10 通りの状 態遷移の順番を取る。図 4 に示す通り,漏れ電流の振幅と位相 に関してある条件を仮定し,その条件での $V_2 \geq V_3$ の時間関 数を用いて I_{leak} を求め, $A_{\text{leak}} \geq \phi_{\text{leak}}$ が仮定した条件を満たす か確かめることによって,条件の妥当性を検証できる。以上 を条件を満たす解が得られるまで繰り返すことによって I_{leak}



の正しい解を求めることができる。

レグの中点電位 V_m (m=2,3) のそれぞれの時刻における状態 は、 V_m のその時刻での大きさ、電流が流れ込むか流れ出るか、 MOSFET が ON か OFF かにのみ依存し、対象となる MOSFET の違いを除くと以下の 4 通りに分けられる。ただし、〈2・2〉の 近似 (iv) より、MOSFET が ON とはゲートドライバー出力が HI であることとする。

(A) ハードターンオン

(B) ターンオン後

- (C) ボディダイオードが導通
- (D) 出力容量 2C_{o(tr)} の充放電

それぞれの電流経路を図 5 に示す。電圧 $V_{\rm m}$ の波形は電流 ループの経路には依存しないため、電流が流れ込むか流れ出 るか、関係するレグの MOSFET が ON か OFF かのみを示す。 ただし、ON の MOSFET は ON 抵抗 $R_{\rm ON}$ 、OFF の MOSFET は 出力容量 $C_{\rm o(tr)}$ とボディダイオードが並列接続された等価回路 で近似しており、各状態に切り替わる時刻を t_0 と置いている。

(A) MOSFET が ON になった時に $V_{ds} > 0$ である場合, V_m はこの状態になる。 $\langle 2 \cdot 2 \cdot 1 \rangle$ で示した通り, ハードスイッ チング時の V_m は式 (9) と同様に表せる。上アームがターンオ ンする場合は以下のように表せる。

$$V_{\rm m} = V_{\rm m}(t_0) + \frac{I_{\rm g}}{C_{\rm r(er)}}t$$
⁽¹⁸⁾

(B) MOSFET が ON であり, ターンオンが終了後である 場合, $V_{\rm m}$ はこの状態になる。 $R_{\rm ON}$ は十分小さいため, MOSFET での電圧降下は 0 と近似する。よって,上アームが ON の場 合は以下のように表せる。

$$V_{\rm m} = V_{\rm DC} \tag{19}$$

(C) MOSFET が OFF であり、どちらかの MOSFET が $V_{ds} \leq 0$ であり、電流がその MOSFET のボディダイオードを導 通する方向に流れている場合、 V_m はこの状態になる。〈2・2〉 の近似 (iii) より、上アームのボディダイオード導通時は以下 のように表せる。

$$V_{\rm m} = V_{\rm DC} + V_{\rm f} \tag{20}$$

表 1	解析に	用いた V_2	の状態遷移
	Table 1	Structure	of $V_2(t)$

#	条件	V ₂ の状態	
1	$\max\left(\frac{1}{2C_{o(tr)}}\int_{t_3-\frac{T}{2}}^{t_0}(I_t-I_{leak}) dt\right)$	$\leq V_{\rm DC}$ (A) \rightarrow (B) \rightarrow (D)	

表 2 解析に用いた V_3 の状態遷移 Table 2. Structure of $V_3(t)$

#	条件	V3 の状態遷移	
1	Q5,Q6 常時 OFF	$(C) \rightarrow (D)$	
2	$ \begin{array}{l} (t_1 + \frac{t_2 - t_1}{2} < \frac{\phi_{\text{leak}}}{\omega} < t_2, \\ V_{\text{DC}} + \frac{1}{2C_{\text{o}(\text{tr})}} \int_{t_1}^{\phi_{\text{leak}}} \mathcal{I}_{\text{leak}} dt \ge 0) \text{ or} \\ (t_2 \le \frac{\phi_{\text{leak}}}{\omega} \le t_3, \\ V_{\text{DC}} + \frac{1}{2C_{\text{o}(\text{tr})}} \int_{t_1}^{t_2} I_{\text{leak}} dt > 0) \end{array} $	$(A) \to (B) \to (D)$	
3	$t_1 + \frac{T}{2} \le \frac{\phi_{\text{leak}}}{\omega} \le t_2 + \frac{T}{2},$ $\frac{1}{2C_{\text{o}(\text{rr})}} \int_{\frac{\phi_{\text{leak}}}{\omega}}^{t_2 + \frac{T}{2}} I_{\text{leak}} dt \le V_{\text{DC}}$	$(A) \to (B) \to (C) \to (D)$	

(D) MOSFET が OFF であり, (C) の状態にならない場
 合, V_m はこの状態になる。V₃ の場合,以下のように表せる。

$$V_3 = V_3(t_0) + \frac{1}{2C_{\rm o(tr)}} \int_{t_0}^t I_{\rm leak} \, dt \tag{21}$$

下アームの場合も同様である。以上の4通りの式の形を用 いて、 V_2 は3通り、 V_3 は10通りの状態を、それぞれに対応 する漏れ電流の振幅と位相の条件のもとで取る。表1に V_2 の、表2に V_3 の、今回の解析で用いたそれぞれの条件で取 る状態を示す。ただし、 t_0,t_1,t_2,t_3 はそれぞれ Q5 のターンオ ン、ターンオフ、Q6 のターンオン、ターンオフの時刻であり、 $t_0 \leq \frac{\phi_{tak}}{c_{tak}} \leq t_0 + T$ である。また、 $A_{leak} << A_1$ と仮定している。

 V_2 の#1 は I_t と I_{leak} によるデッドタイム中の電圧変化で V_2 が V_{DC} を超えない、つまりボディダイオードを導通しないよ うな状態遷移である。そのため、デッドタイム中に状態 (D) のみを取り、MOSFET ターンオン後に状態 (A)、(B) と遷移 する。

 V_3 の#1 は MOSFET が常時オフのため,状態 (C) と (D) の 遷移を繰り返す。#2 は 2 つ目の $t_2 \leq \frac{\phi_{reak}}{\omega} \leq t_3$ の条件の場合 $t_1 < t < t_2$ の範囲で漏れ電流がレグ 3 から流れ出る方向に流れ るため、Q5 ターンオフ後状態 (B) から (D) に移り、また A_{leak} が十分小さいため Q6 のボディダイオードを導通することな く、つまり $V_3 \leq 0$ になることなく t_2 で状態 (A) に遷移する。 #3 は $t_1 < t < t_2$ の範囲で漏れ電流が流れ込む方向からゼロク ロスし流れ出る方向に切り替わる。そのため、Q5 ターンオフ 後は (C) に遷移し、ゼロクロス後に (D) に遷移する。 A_{leak} が 十分小さいため Q6 のボディダイオードを導通することなく t_2 で (A) に遷移する。

また,例として $s_3 = 0.d_3 = 0.3$ の時の $V_2 \ge V_3$ の波形を式 (22) 及び (23) に示す。 V_2 は#1, V_3 は#3 の状態遷移である。 どちらも半周期分を示しており、Q3 のターンオンの時刻を t=0、レグ 2 とレグ 3 におけるハードターンオン開始時から





図 6 実験のセットアップ Fig. 6. Experimental Setup

 $V_{\rm DC}$ または0に到達するまでの時間をそれぞれ $t_{\rm hs2}, t_{\rm hs3}$ と置いている。

$$V_{2} = \begin{cases} V_{2}(0) + \frac{I_{g}}{C_{r(er)}}t & (0 \le t < t_{hs2}) \\ V_{DC} & \left(t_{hs2} \le t \le \frac{T}{2} - T_{dt}\right) \\ V_{DC} + \frac{1}{2C_{o(tr)}}\int_{\frac{T}{2} - T_{dt}}^{\frac{T}{2}} (I_{t} - I_{leak}) dt & \left(\frac{T}{2} - T_{dt} \le t < \frac{T}{2}\right) \end{cases}$$
(22)

$$V_{3} = \begin{cases} V_{3}(-T_{S3}) + \frac{l_{g}}{C_{r(e)}} (t - (-T_{S3})) \\ V_{DC} \\ V_{DC} + V_{f} \\ V_{DC} + \frac{1}{2C_{o(tr)}} \int_{\frac{\phi_{leak} - \pi}{\omega}}^{-T_{S3} + \frac{T}{2}} I_{leak} dt \\ (-T_{S3} \le t < -T_{S3} + t_{hs3}) \\ (-T_{S3} + t_{hs3} \le t < -T_{S3} + T_{W3}) \\ (-T_{S3} + T_{W3} \le t < \frac{\phi_{leak} - \pi}{\omega}) \\ (\frac{\phi_{leak} - \pi}{\omega} \le t < -T_{S3} + \frac{T}{2}) \end{cases}$$
(23)

3. 漏れ電流の振幅

(3・1) 解析, シミュレーション,実験の条件 解析, シ ミュレーション,実験における回路パラメータは共通で,表3 に示す。実験に用いた3レグインバータの各 MOSFET は4つ の SiC MOSFET を並列したものであるため, $C_{o(tr)} \ge C_{r(er)}$ は それぞれ MOSFET 単体の値の4倍の値を用いている。また, それぞれの I_t の RMS 値は10.03 A, 10.07 A, 10.3 A であった。

シミュレーションには SiC MOSFET S4103(ローム)の SPICE モデルと整流器 STTH200L06TV1(STMicroelectronics)の SPICE モデルを用いた。また、ゲートドライバーはパルス で近似し、立ち上がり時間と立ち下がり時間はそれぞれ表 3の $t_{rise} \ge t_{fall}$ を用いた。

実験に用いた 3 レグインバータ⁽¹⁰⁾ と送電コイル, 受電コ イル, 待機コイル⁽¹¹⁾ を図 6 に示す。

〈3・2〉漏れ電流の振幅のパルス幅,位相依存性 非駆動 レグに印加するゲート信号パルスの duty 比 d_3 とシフト量 s_3 に関して, $s_3 = 0$ 固定で d_3 を変化させた場合の結果を図 7 に 示す。従来法である $d_3 = 0$ と $d_3 = 1$ と比べて低くなる領域が

表 3 Circuit Parameters.				
Parameter	Symbol	Value		
DC Voltage	$V_{\rm DC}$	120 V		
Transmitter resistance	R_1, R_2	$158 \text{ m}\Omega, 202 \text{ m}\Omega$		
Transmitter coil self-inductance	L_1, L_2	$238.7\mu H,248\mu H$		
Transmitter capacitance	C_1, C_2	14.9 nF, 14.2 nF		
Receiver resistance	$R_{ m r}$	$75.9\mathrm{m}\Omega$		
Receiver coil self-inductance	$L_{\rm r}$	$104\mu H$		
Receiver capacitance	$C_{\rm r}$	33.6 nF		
Mutual inductance	M	20.3 µH		
Battery Voltage	V _{Batt}	120 V		
Resonant frequency	$f(=\omega/2\pi=\frac{1}{T})$	85 kHz		
Gate drive resistance	$R_{\rm gd}$	4.7Ω		
Gate ON Voltage	V _{ON}	20.5 V		
Gate OFF Voltage	VOFF	-4 V		
Gate-driver Rise Time	trise	80 ns		
Gate-driver Fall Time	$t_{\rm fall}$	45 ns		
Dead time	$T_{\rm dt}$	400 ns		
Output Capacitance	$C_{o(tr)}$	4×834 pF		
Feedback Capacitance	$C_{\rm r(er)}$	4×268 pF		
Body diode Voltage Drop	$V_{ m f}$	1.6 V		
Plateau Voltage	V _{plateau}	7.5 V		



図 7 $s_3 = 0$ 固定, d_3 変化時の漏れ電流の RMS 値 Fig. 7. RMS Value of Leakage current for $s_3 = 0$

あることが確認できる。状態遷移は、 V_2 は#1、 V_3 は $d_3 = 0$ の時#1、 $d_3 = 1$ の時#2、その他の時#3であった。

 $d_3 \ge 0.8$ の範囲で解析結果と実験結果の差が大きくなって いることが確認できる。MOSFET がオンの時の $V_2 - V_3$ はほ ぼ0であるため, I_{leak} は主に MOSFET がオフの範囲の電圧波 形に依存するが, $d_3 \ge 0.8$ の範囲ではこの範囲が狭くなって いるため,近似による実際の波形とのずれが相対的に大きい 影響を及ぼしていることが予測される。ただし,実際に用い る $d_3 \le 0.4$ の範囲では解析結果と実験結果がよく一致してい ることが確認できる。

また, $d_3 = 0.05$ 固定で s_3 を変化させた場合の結果を図 8 に 示す。 $s_3 = 0.4$ 付近で最小値を取ることが確認できる。以上 より, duty 比 d_3 とシフト量 s_3 を両方調整することで, 漏れ 電流の最小値を得ることができること, つまり提案法の有効 性が確認された。



図 8 $d_3 = 0.05$ 固定, s_3 変化時の漏れ電流の RMS 値 Fig. 8. RMS Value of Leakage current for $d_3 = 0.05$

表 4 EMF 測定結果		
条件	EMF [µT]	
環境の磁界	0.235	
従来法 1 s ₃ = 0, d ₃ = 0	9.58	
従来法 2 s3 = 0, d3 = 1	60.8	
提案法 s ₃ = 0.4, d ₃ = 0.05	0.304	

4. EMF と損失のパルス幅,位相依存性

EMF 測定は車が待機コイル上にいない場合を想定し,待機 コイル表面から 180 mm における EMF を測定した。環境の磁 界,および従来法と提案法での EMF の大きさを表4 に示す。 従来法1 では ICNIRP ガイドラインの 27 μT を下回っている が,今回の実験の送電電力は1 kW であるため,25 kW 送電時 は単純計算で5 倍の 47.9 μT の EMF が発生することが予測さ れる。この際も提案法では 1.52 μT と 27 μT を下回る。

5. 結論

本稿では3レグインバータの片方の送電コイルで給電する 際に,待機コイルに流れる漏れ電流を抑制するために,非駆 動レグのゲート信号のパルスの duty 比 d₃ とシフト量 s₃ を調 整する方法を提案した。解析的に求めるための数式モデルを 構築し,解析結果をシミュレーション結果と実験結果と比較 して数式モデルの妥当性を検討した。また,d₃ と s₃ を調整す ることで従来法より漏れ電流を低減できることを実験的に示 し,従来法と比べて提案法の方が EMF を抑制できることを実 験的に確認した。

今後の課題として大電力化,漏れ電流起因の損失の実測, 複数レグへの拡張,走行中給電における制御則の開発などが ある。

謝辞

本研究の一部は,JST 未来社会創造事業 (グラント番号:JP-MJMI21E2) の支援を受けたことを付記する。

この成果の一部は,国立研究開発法人新エネルギー・産業 技術総合開発機構(NEDO)の助成事業(JPNP21005)の結果 得られたものである。

文	献

- (1) 居村岳広,佐々木寛太,山田悠人,塙昂樹,阿部長門:「経 済成立性からみた高速道路における走行中ワイヤレス給電 システムの検討」,自動車技術会 2022 年春季大会,No.094 (2022)
- (2) F. Farajizadeh, D. M. Vilathgamuwa, D. Jovanovic, P. Jayathurathnage, G. Ledwich and U. Madawala: "Expandable N-Legged Converter to Drive Closely Spaced Multitransmitter Wireless Power Transfer Systems for Dynamic Charging", *IEEE Transactions on Power Electronics*, vol. 35, no. 4, pp. 3794-3806 (2020)
- (3) Chonghao Hong, Osamu Shimizu, Sakahisa Nagai, Toshiyuki Fujita and Hiroshi Fujimoto: "Experimental Verification of Nphase Inverter Connected to Multiple Coils for Dynamic Wireless Power Transfer", *The 7th IEEJ international workshop on Sensing, Actuation, Motion Control, and Optimization*, Chiba, Japan, pp.316-321 (2021)
- (4) Y. Takagi, T. Yanagi and H. Fujimoto, "Suppression of Leakage Current in Wireless Charging Systems Using n-legged Inverters," 2023 IEEE Wireless Power Technology Conference and Expo (WPTCE), San Diego, CA, USA, pp. 1-6 (2023)
- (5) 古川啓太,日下佳祐,伊東淳一:「漏洩磁界キャンセルコイル を用いたワイヤレス給電システムのキャンセルコイル短絡 電流実効値補償に着目した漏洩磁界低減」,電気学会論文誌 D, Vol. 141, No. 5, pp. 405-415
- (6) 高橋明日香,牧原大地,加藤孝祐,矢吹遼平,竹野裕正,米森 秀登:「非接触給電システムにおける高周波インバータのス イッチング方式が電力伝送効率に与える」,パワーエレクト ロニクス学会誌, Vol. 46, p. 106, (2020)
- (7) Y. S. Cheng, D. Yamaguchi, T. Mannen, K. Wada, T. Sai, K. Miyazaki, M. Takamiya, and T. Sakurai, "High-Speed Searching of Optimum Switching Pattern for Digital Active Gate Drive to Adapt to Various Load Conditions," *IEEE Transactions on Industrial Electronics*, Vol. 69, No. 5, pp. 5185-5194 (2022)
- (8) T. Mishima and C. -M. Lai, "Load-Adaptive Resonant Frequency-Tuned Δ-Σ Pulse Density Modulation for Class-D ZVS High-Frequency Inverter-Based Inductive Wireless Power Transfer", *IEEE Journal of Emerging and Selected Topics in Industrial Electronics*, vol. 3, no. 3, pp. 411-420 (2022)
- (9) J. Osawa, T. Isobe and H. Tadano: "Efficiency improvement of high frequency inverter for wireless power transfer system using a series reactive power compensator", 2017 IEEE 12th International Conference on Power Electronics and Drive Systems (PEDS), Honolulu, HI, USA, pp. 992-998 (2017)
- (10) 藤本博志,清水修,永井栄寿,藤田稔之,郡司大輔,大森洋一,大 塚拓一:「第3世代ワイヤレスインホイールモータの開発」, 自動車技術会 2020 年秋季大会, pp1-6, オンライン, (2020)
- (11) 清水修,藤田稔之,永井栄寿,藤本博志,大森洋一:「第3世 代ワイヤレスインホイールモータにおける走行中給電用コ イルの開発」,電気学会論文誌D, Vol. 141, No. 8, pp. 638-645 (2021)